Aula 19 - Tipos de Flip-Flops

Existem vários tipos de flip-flops encontrados em circuitos digitais. Os flip-flops foram implementados em famílias lógicas como TTL e CMOS ou em diferentes tipos de memória.

Os principais tipos de flip-flops presentes nos circuitos integrados, são: RS, JK, D, T e MS.

Flip-Flop tipo SR

O Flip-Flop tipo RS e feito com portas NAND interconectadas e suas saída Q e Q’ são as saídas do FF-RS (latch). A entrada SET seta o latch (Q = 1 e Q’ = 0) e a entrada RESET resseta (limpa) o latch (Q = 0 e Q’ = 1). 

A tabela verdade corresponde à saída do sistema de todas as combinações de entrada que envolvem um sistema lógico combinacional, neste caso o flip-flop muda seu estado ao detectar um pulso de subida no pino de clock (CLK).

•  4043 – Quatro Flip-Flops S-R (Lógica NOR)

O circuito integrado 4043 contém quatro flip-flops S-R independentes com saídas tri-state. O invólucro DIL de 16 pinos é mostrado na figura ao lado.

No link a seguir há a folha de dados do circuito integrado C-mos Flip-Flops S-R CD4043B: 24_02_01 Flip-Flops S-R SRG .

Flip-Flop tipo JK

Os flip-flops JK melhoram o comportamento dos flip-flops RS interpretando a condição S = R = 1 como uma instrução de inversão.

Mais precisamente, a combinação de J = 1 e K = 0 é o comando que determina a saída do flip-flop. A combinação de J = 0 e K = 1 é uma instrução que invalida (reseta) a saída do flip-flop. A combinação de J = K = 1 é uma instrução que inverte o flip-flop e substitui o sinal de saída por seu deslocamento. Se J = K, então o flip-flop JK se torna o flip-flop T.

• 7473 – Duplo flip-flop J-K com Clear

Num único invólucro de 14 pinos Dual in Line temos 2 flip-flops do tipo J-K com entrada de Clear. A pinagem deste circuito integrado é mostrada na figura ao lado. Também existem versões do mesmo circuito integrado para montagem em superfície. Abaixo temos a versão C-mos com 16 pinos.

No link a seguir há a folha de dados do circuito integrado C-mos Flip-Flops J-K CD4027B: 24_02_02 Flip-Flops J-K SRG .

Flip-Flop tipo D

Antes de mais nada o flip-flop D (“dados” ou bit de entrada do armazenamento de dados) tem uma entrada e é conectado diretamente à saída quando o clock é alterado. Independentemente do valor de saída atual.

•  7474 – Duplo flip-flop tipo D com Preset e Clear

Os flip-flops contidos no invólucro DIL de 14 pinos deste circuito integrado disparam com a transição positiva do sinal de clock (Positive-Edge Triggered). A pinagem deste circuito integrado é mostrada na figura ao lado.

No link a seguir há a folha de dados do circuito integrado C-mos Flip-Flops D CD4043B: 24_02_03 Flip-Flops D SRG .

Flip-Flop tipo T

Quando a entrada T está em um estado lógico alto, o botão invertido T (“toggle”) mudará o estado da saída cada vez que a entrada do clock mudar. Se a entrada T for baixa, os flip-flops mantêm seu valor antes da saída, este flip-flop e ativado com borda de descida do sinal de clock (CK). Neste flip-flop há os pinos de preset (PR), que força a saída: Q = 1 e clear (CLR) que força a saída: Q = 0, ambas ativadas em nível lógico 0. 

Flip Flop Mestre Escravo 

O flip-flop mestre-escravo é projetado usando dois flip-flops separados. Destes, um atua como mestre e o outro como escravo. A figura de um flip-flop JK mestre-escravo é mostrada abaixo.

Ambos os flip-flops JK são apresentados em uma conexão em série. A saída do flip-flop JK mestre é alimentada para a entrada do flip-flop JK escravo. A saída do flip-flop JK escravo é dada como um feedback para a entrada do flip-flop JK mestre. O pulso de clock [Clk] é dado ao flip-flop JK mestre e é enviado através de um NOT Gate e, portanto, invertido antes de passá-lo para o flip-flop JK escravo.

Quando Clk=1, o flip-flop JK mestre fica desabilitado. A entrada Clk da entrada mestre será o oposto da entrada escrava. Então a saída do flip-flop mestre será reconhecida pelo flip-flop escravo somente quando o valor Clk se tornar 0. Assim, quando o pulso de clock faz uma transição de 1 para 0, as saídas bloqueadas do flip-flop mestre são alimentadas para as entradas do flip-flop escravo, tornando esse flip-flop acionado por borda ou pulso. 

Assim, o circuito aceita o valor na entrada quando o clock está HIGH, e passa os dados para a saída na borda descendente do sinal de clock. Isso torna o flip-flop JK Master-Slave um dispositivo síncrono, pois ele só passa dados com o tempo do sinal de clock.

As configurações de flip-flops não são novas, e estão presente em computadores, equipamentos de comunicação, controles industriais, aviação e robótica.

© Direitos de autor. 2021: Gomes; Sinésio Raimundo. Última atualização: 01/04/2021