Você se lembra do latch RS do experimento anterior? O resultado do latch RS não é definido quando as entradas R e S saltam simultaneamente para 1. Com um truque simples você torna isso impossível. No entanto, isso tem consequências.
Com uma porta NOT simples você previne que R e S troquem simultaneamente para 1 . O diagrama do circuito mostra como. Agora o antigo sinal de entrada R é sempre o oposto da antiga entrada S e você fica com uma única entrada, que é renomeada para D (para " DATA ").
Diagrama de circuito D Trava. | Símbolo D Trava em diagramas de circuito. |
Lembra da tabela verdade para o latch RS do experimento anterio? Com o latch D você previne não apenas o estado indefinido ( R =1, S =1 ), mas também a condição na qual o último resultado é armazenado ( R =0, S =0 ).
Circuito de uma trava D. ( Ampliar ) | Na verdade, a trava D perdeu sua memória. Q sempre segue D ! Convença-se com o circuito mostrado. No próximo experimento, você devolve a memória ao circuito. |
O ENABLE é adicionado ao latch D , como mostrado no diagrama do circuito. Semelhante ao latch RS-E no experimento 4, ele muda o comportamento do latch...
Diagrama de circuito com trava em D. | Símbolo de trava D no diagrama de circuito. |
- Enquanto E = 0 , a trava está aberta e você alterna entre os dois resultados usando D.
- Assim que E = 1 , você fecha a trava e o último resultado é armazenado. Agora a entrada D não influencia mais o resultado........ até que E volte para 0 .
Circuito de uma trava D com portão . ( Ampliar ) | Experimente fazer isso algumas vezes com o circuito mostrado. Embora você tenha introduzido a entrada E como uma medida paliativa, a partir de agora ela desempenha um papel central . No próximo experimento, você começa a entender o porquê. |
Para conseguir isso você precisa de duas coisas...
- um sinal síncrono e
- uma trava, que altera seu resultado somente em um ponto específico no tempo.
O papel de um sinal síncrono é assumido pelo sinal de clock. Ele alterna em intervalos periódicos entre os estados 0 e 1 ...
Sinal de relógio. |
O ciclo de clock é o tempo de uma transição de 0 para 1 para o próximo. A taxa de clock ou frequência é o número de ciclos por segundo e é medida em Hertz (Hz) .
Agora, se você conectar o sinal de clock à entrada E , o latch é aberto e fechado periodicamente. E se você conectar vários latch ao mesmo sinal de clock, eles são abertos e fechados sincronizadamente .
Na próxima etapa, você aprenderá o que é uma trava acionada por borda .
O C-MOS IC 4013 contém dois flip-flops D acionados por borda .
Com o circuito mostrado, você conhece um flip-flop D disparado por borda . Você não usa um sinal de clock apropriado, no entanto, um interruptor de botão de pressão ( Clk ) pode ilustrar o princípio tão bem.
Símbolo D Flip-Flop acionado por borda em diagramas de circuitos. | Circuito de um flip-flop D. Neste circuito você conecta as entradas não utilizadas R e S (Pin 8,10) a 0V usando o resistor R1. ( Ampliar ) |
Com o botão de pressão D , você controla a entrada D dos flip-flops. O flip-flop comuta no momento preciso em que você aperta o botão de pressão Clk . O sinal Clk salta de 0 para 1 na borda ascendente. Em todas as outras situações, o flip-flop permanece fechado.
![]() |
Tabela verdade D com Clock. |
Nenhum comentário:
Postar um comentário