Até agora, vimos que podemos usar um resistor pull-up ou um resistor pull-down para controlar o nível de tensão de uma porta lógica. Mas também podemos usar resistores pull-up na saída de uma porta para permitir que diferentes tecnologias de porta sejam conectadas, por exemplo, TTL para CMOS ou para aplicações de acionamento de linha de transmissão que exigem correntes e tensões mais altas.
Para superar isso, algumas portas lógicas são fabricadas com o coletor do circuito de saída interno das portas deixado aberto, o que significa que a porta lógica não aciona a saída ALTA, apenas BAIXA, pois é o trabalho dos resistores pull-up externos fazer isso. Um exemplo disso é o TTL 74LS01, Quad 2-input NAND gate que tem saídas de coletor abertas, ao contrário do TTL 74LS00 padrão, Quad 2-input NAND gate.
Saídas de coletor aberto (OC) ou dreno aberto para CMOS são comumente usadas em CIs de buffer/inversor/driver (TTL 74LS06, 74LS07), permitindo uma maior capacidade de corrente e/ou tensão de saída do que você obteria com portas lógicas comuns.
Por exemplo, para acionar uma carga grande, como um indicador LED, um pequeno relé ou motor dc. De qualquer forma, o princípio e o uso do resistor pull-up são praticamente os mesmos que para a entrada.
Portas lógicas, microcontroladores e outros circuitos digitais que têm saídas de coletor aberto são incapazes de puxar suas saídas para ALTO, pois não há caminho interno para a tensão de alimentação (Vcc). Essa condição significa que sua saída é aterrada quando BAIXA ou flutuante quando ALTA, então um resistor pull-up externo (Rp) precisa ser conectado do terminal de coletor aberto do transistor pull-down para a alimentação Vcc.
Com resistores pull-up conectados, a saída ainda funciona da mesma forma que uma porta lógica normal, em que quando o transistor de saída está OFF (aberto), a saída é HIGH, e quando o transistor está ON (fechado), a saída é LOW. Assim, o transistor liga para puxar a saída para um nível LOW.
Como vimos antes com a entrada, a saída de uma porta lógica digital opera usando dois estados binários que são representados por duas tensões distintas: uma alta tensão V H para lógica “1” e baixa tensão V L para lógica “0”. Dentro de cada um desses dois estados de tensão, há uma faixa de tensões que definem suas tensões superior e inferior.
V OH(min) é a tensão de saída mínima garantida para ser reconhecida como uma saída lógica “1” (ALTA) e para TTL isso é dado em 2,7 volts. V OL(max) é a tensão de saída máxima garantida para ser reconhecida como uma saída lógica “0” (BAIXA) e para TTL isso é dado como 0,5 volts. Em outras palavras, tensões de saída TTL 74LSxxx entre 0 e 0,5 V são consideradas “BAIXAS”, e tensões de saída entre 2,7 e 5,0 V são consideradas “ALTAS”.
Portanto, ao usar portas lógicas de coletor aberto, o valor dos resistores pull-up necessários pode ser determinado pela seguinte equação:
Onde os valores para um NAND de coletor aberto 7401 são dados como: Vcc = 5 V, V OL = 0,5 V e I OL(máx.) = 8 mA. Observe que é importante calcular um resistor pull-up Rp adequado, pois a corrente através do resistor não deve exceder I OL(máx.) .
Dissemos anteriormente que portas lógicas de coletor aberto são ideais para acionar cargas que exigem níveis mais altos de tensão e corrente, como um indicador LED. O TTL 74LS06 Hex Inverter Buffer/Driver tem uma classificação I OL(máx.) de 40 mA (em vez de 8 mA para o 74LS01) e uma classificação V OH(máx.) de 30 volts em vez dos 5 volts usuais (mas o próprio IC DEVE usar uma fonte de alimentação de 5 V). Então o 74LS06 nos permitirá acionar uma carga de até 40 mA de corrente.
Direitos de autor. 2023: Gomes; Sinésio Raimundo. Última atualização: 15/05/2023
Nenhum comentário:
Postar um comentário