Aula 18 - Latches com portas NOR e NAND

Latches são circuitos sequenciais básicos que podem armazenar um bit de informação . Eles são construídos com portas lógicas e podem ser mantidos em um estado estável (0 ou 1) até que um sinal de entrada os altere. Os dois tipos mais comuns de latches são as latches com portas NAND e as latches com portas NOR, que funcionam de forma semelhante, mas apresentam diferenças importantes em seu design e comportamento.

Feedback lógico

Inicialmente, esse circuito lógico se comporta normalmente...

• Se A = 0, então Q = 0 se, e somente se, o valor de Q já tivesse sido 0 .
• Se A = 1 , então Q = 1 .

Até aqui tudo bem. Mas agora algo novo acontece. Você não pode mais influenciar o resultado de Q . Não importa qual valor você coloque na entrada A , o resultado continua Q = 1 ...

Uma porta OU com feedback armazena se alguma vez foi A = 1.

Latch SR com portas NOR

Latch SR com portas NOR (ou flip-flop NOR) é outra versão do Latch SR que usa portas NOR em vez de NAND. Embora a estrutura seja semelhante, o comportamento lógico é diferente, pois as portas NOR possuem uma lógica diferente.

O latch SR com portas NOR possui lógica direta em suas entradas. Um “1” na entrada Set ou Reset ativa a mudança de estado. É mais intuitivo que o latch com portas NAND porque os sinais Set e Reset funcionam de forma positiva (1 ativa a mudança). Assim como o latch NAND, o latch NOR tem uma condição proibida quando ambas as entradas são 1.

Latch SR com portas NAND

Latch SR com portas NAND (também chamada de flip-flop NAND) é um dos tipos mais básicos de memória sequencial. Consiste em duas portas NAND interconectadas de forma realimentada.
O Latch SR com portas NAND funciona com lógica inversa em relação às entradas Set e Reset. Um 0 na entrada Set ou Reset ativa a mudança de estado. Este tipo de latch é muito simples, mas não permite que ambas as entradas sejam 0 simultaneamente, pois isso cria um estado indeterminado.

Latch D  com portas NAND

Latch D é uma evolução do latch SR que corrige a condição indeterminada. Possui apenas uma entrada chamada D (para “dados” ou “atraso”). Este latch pega o valor da entrada D e o armazena na saída Q.
O latch D garante que o valor de entrada seja copiado para a saída, eliminando o problema de condição proibida do latch SR. Isso o torna uma escolha popular para armazenamento temporário de dados e aplicações de registro de deslocamento.

Latch JK  com portas NAND

Latch JK é uma melhoria no latch SR que resolve a condição indeterminada (S = 1, R = 1) permitindo que o latch mude seu estado de saída quando ambas as entradas estão ativas. Possui duas entradas, J e K .
O latch JK é um flip-flop versátil que permite todas as operações possíveis (Set, Reset, Keep State e Switching). Isso o torna ideal para aplicações como contadores e registradores.

Os latches são essenciais na eletrônica digital porque permitem o armazenamento e gerenciamento de informações na forma de bits. A sua importância reside em várias áreas principais:

• Armazenamento de dados : São os blocos básicos de memória em sistemas eletrônicos. Cada flip-flop pode armazenar um bit de informação, o que os torna essenciais para a construção de registros e memórias, como a RAM de um computador.
• Sincronização de Circuito : Os latches dependem de sinais de clock para mudar de estado, permitindo que processos dentro de um circuito digital sejam sincronizados. Isso garante que as operações sejam realizadas de maneira coordenada e precisa.
• Contadores e Temporizadores : Os latches, principalmente os do tipo T (toggle), são elementos essenciais para projetar contadores e temporizadores, pois podem mudar de estado a cada pulso de clock, facilitando a contagem de eventos ou o controle de tempo em circuitos.
• Projeto de Máquinas de Estados : São utilizadas em circuitos lógicos sequenciais, onde é necessário que o sistema lembre de estados anteriores para determinar seu comportamento futuro. Isto é essencial em sistemas de controle, como aqueles usados ​​em automação ou processadores.

© Direitos de autor. 2021: Gomes; Sinésio Raimundo. Última atualização: 01/04/2021 

AP 17.1 – Decodificador BCD para 7 Segmentos 74LS48

O uso de um sistema de codificação BCD em microeletrônica e sistemas de computador é particularmente útil em situações em que o decimal codificado em binário deve ser exibido em um ou mais displays de LED ou LCD de 7 segmentos e há muitos circuitos integrados populares disponíveis que são configurados para fornecer uma ou mais saídas BCD.
Um IC comum é o contador/divisor assíncrono 74LS90 que contém contadores independentes de divisão por 2 e divisão por 5 que podem ser usados ​​juntos para produzir um contador de década de divisão por 10 com saídas BCD. Outro é o 74LS390 que é uma versão dupla do 74LS90 básico, e também pode ser configurado para produzir uma saída BCD.

Mas os ICs codificados BCD mais comumente usados ​​são o 74LS47 e o 74LS48 BCD para decodificador/driver de 7 segmentos, que converte um código BCD de 4 bits de um contador, etc. e o converte no código de exibição necessário para acionar os segmentos individuais de um display LED de 7 segmentos. Embora ambos os ICs sejam funcionalmente os mesmos, o 74LS47 tem saídas ativas baixas para acionar displays de ânodo comum, enquanto o 74LS48 tem saídas ativas altas para acionar displays de cátodo comum.
Vimos aqui que o Binary Coded Decimal ou BCD é simplesmente a representação de código binário de 4 bits de um dígito decimal com cada dígito decimal substituído nas partes inteira e fracionária com seu equivalente binário. O Código BCD usa quatro bits para representar os 10 dígitos decimais de 0 a 9.
Então, por exemplo, se quiséssemos exibir números decimais no intervalo de 0 a 9 (um dígito), precisaríamos de 4 bits de dados (um nibble), números decimais no intervalo de 0 a 99 (dois dígitos), precisaríamos de 8 bits (um byte), números decimais no intervalo de 0 a 999 (três dígitos), precisaríamos de 12 bits e assim por diante. O uso de um único byte (8 bits) para armazenar ou exibir dois dígitos BCD, permitindo que um byte contenha um número BCD no intervalo de 00 a 99, é conhecido como BCD compactado .

O código decimal codificado binário padrão é comumente conhecido como um código BCD 8421 ponderado, com 8, 4, 2 e 1 representando os pesos dos diferentes bits começando do bit mais significativo (MSB) e prosseguindo em direção ao bit menos significativo (LSB). Os pesos das posições individuais dos bits de um código BCD são: 2 3 = 8 , 2 2 = 4 , 2 1 = 2 , 2 0 = 1 .
A principal vantagem do sistema Decimal Codificado Binário é que ele é um sistema rápido e eficiente para converter números decimais em números binários em comparação ao sistema binário puro. Mas o código BCD é um desperdício, pois muitos dos estados de 4 bits (10 a 16) não são usados, mas os displays decimais têm aplicações importantes.

No link a seguir há a folha de dados do circuito integrado NOR C-Mos Gate 74LS47 e dos display de 7segmentos: 24_01_10 BCD_7S-SRG e Display_7S.

Aula 17 - Numeração dos Chips Lógicos da série 7400

Os chips lógicos da série 7400 estão em uso há muitos anos e existem várias subfamílias dentro da tecnologia geral. Entender a numeração das peças pode dar uma visão real do desempenho e das capacidades do chip específico: fabricante, função, subfamília e pacote. Dessa forma, é possível observar rapidamente o número da peça, o que revelará muito sobre o chip real.

Numeração dos chips lógicos da série 7400 está disponível em: 25_01_04 Numeração dos chips lógicos da série 7400 SRG. 

© Direitos de autor. 2021: Gomes; Sinésio Raimundo. Última atualização: 01/04/2021 

Aula 16 - Mapa de Karnaugh

 Quando trabalhamos com circuitos lógicos (ou programação com variáveis lógicas), em muitos casos é fácil construir uma tabela onde indicamos o resultado que desejamos para cada combinação das entradas. Esta tabela é chamada de tabela verdade. Uma forma de obter um circuito (ou uma função lógica) que forneça os resultados de uma forma otimizada é usando um Mapa de Karnaugh.

O Mapa de Karnaugh (também conhecido como Mapa de Veitch Karnaugh) é uma técnica gráfica que se vale da nossa capacidade de reconhecimento de padrões. É bem mais simples e menos sujeita a erros que a utilização direta das propriedades da lógica booleana.

O primeiro passo é converter a tabela verdade em uma tabela de duas dimensões, onde as linhas e colunas representam as combinações das variáveis de entrada e o conteúdo de cada célula o resultado. Para isso agrupamos as variáveis de entrada de forma que o mapa de Karnaugh seja o mais próximo possível de um quadrado, e assim por diante.

Ao colocar as combinações das variáveis em cada linha ou coluna devemos colocá-las em uma ordem onde apenas uma variável muda de uma linha/coluna para outra. Isto é o chamado Código Grey de numeração binária. Por exemplo, para números de 2 bits, o código Grey é 00, 01, 11, 10.

Vamos tomar por exemplo o caso de termos 4 variáveis de entrada (A a D) e a seguinte tabela verdade, mostrada acima.

Vamos agrupar as variáveis duas a duas (AB e CD). O Mapa de Karnaugh fica conforme mostrado ao lado.

Agora vamos agrupar as células contendo 1, marcando os maiores retângulos possíveis que não contenham 0 e que tenham um número de células que seja potência de 2 (1, 2, 4, 8, etc). Neste agrupamento devemos considerar que a primeira linha é adjacente à última, assim como a primeira e a última coluna. É permitido que os retângulos se sobreponham.

Cada um destes retângulos corresponde a um termo mínimo (mini termo) da função lógica. Um mini termo é o E lógico (AND) das entradas (eventualmente invertidas). A função lógica é o OU lógico (OR) dos mini termos.

A construção dos mini termos é feita observando os valores das variáveis de entrada nos retângulos. Se uma variável aparece no retângulo com os dois valores (0 e 1), ela não aparece no mini termo. Se uma variável aparece apenas com 1, ela entra no mini termo normalmente. Se uma variável aparece apenas com 0, ela entra no mini termo invertida.

Aplicando isto ao nosso exemplo (~ indica negação e . indica E lógico):

• Retângulo amarelo: AB=00/10, CD=00/01. A aparece com 0 e 1, B somente com 0, C somente com 0 e D com 0 e 1. Mini termo = ~B.~C.
• Retângulo azul (sobreposto ao amarelo): AB=11/10, CD=01/11. A aparece somente com 1, B com 1 e 0, C com 0 e 1, D com 1. Mini termo = A.D.
• Retângulo vermelho: AB=00/01, CD=10. A aparece somente com 0, B aparece com 0 e 1, C somente 1 e D somente 0. Mini termo = ~A.C.~D

• A função lógica fica  ~B.~C + A.D + ~A.C.~D

A técnica pode ser extendida para quando a tabela de verdade contem posições onde o valor da saída não interessa (don’t care). Estas posições costuma ser marcadas no mapa de Karnaugh com ‘x’. Ao marcar os retângulos você pode incluir ou ignorar estas posições, buscando obter o maior retângulo possível.

• Se ao invés de marcar os retângulos com valor 1 você marcar os retângulos com valor 0 você vai obter o inverso da função.
• Os resultados obtidos estão na forma de uma “soma de produtos” (OU de termos compostos usando E). Eles podem ser convertidos em “produto de somas” (E de termos compostos usando OU). 

Equação, Circuito, Tabela Verdade e Mapa de Karnaugh está disponível em: 25_01_04 Equação, Circuito, Tabela Verdade e Mapa de Karnaugh  SRG. 

© Direitos de autor. 2021: Gomes; Sinésio Raimundo. Última atualização: 01/04/2021 

AP 15.1 – Controle de retração e extensão do trem de pouso de aeronaves

Aeronaves têm trens de pouso que se retraem para dentro das asas e/ou fuselagem  para diminuir o arrasto durante o voo . O arrasto desacelera a aeronave, aumentando assim o tempo de voo entre dois lugares.
Por meio de vantagem mecânica , o piloto estende e retrai o trem de pouso operando a alavanca. O uso de uma corrente de rolos, rodas dentadas e uma manivela para diminuir a força necessária é comum. Sistemas de trem de pouso operados eletricamente também são encontrados em aeronaves leves.
Eles geralmente se estendem e retraem para dentro do corpo principal e são cobertos para dentro do quadro por meio de atuadores operados hidraulicamente. Os atuadores hidráulicos recebem sinais dos computadores e o quadro lógico por trás deles é como mostrado na figura 01.

Na tabela verdade a seguir é indicado que duas tabelas verdade são mostradas no estado estendido e retraído. 

• E Lógica - Se todas as engrenagens estão enviando os mesmos sinais, seja lógico zero ou lógico 1, então significa que todas estão na mesma posição (estendidas ou retraídas)
• Lógica NOR: Se alguma das engrenagens que não estão alinhadas - lógica não for a mesma que a outra, ele envia lógica 0, indicando alguma falha ou aviso de que nem todas as engrenagens estão alinhadas.

Portanto, a partir da lógica acima, podemos implementar o circuito lógico onde todas as portas precisam ser iguais por meio da lógica NAND para indicação de posição correta dos três trens de pouso.

© Direitos de autor. 2021: Gomes; Sinésio Raimundo. Última atualização: 01/04/2021 

Aula 15 - Equação, Circuito, Tabela Verdade e Diagrama de Tempo

Nos circuitos digitais, quando realizamos alguma operação lógica, nós estamos observando o impacto das entradas na saída. Como os valores podem ser apenas 0 ou 1 é possível mapear todas as combinações de entradas e definir uma saída para cada um delas. 

Isto pode ser feito de diferentes maneiras através de: Equação, Circuito, Tabela Verdade e Diagrama de Tempo.

Já vimos as funções e portas lógicas fundamentais: NOT, AND, OR, e também que “tudo no mundo é combinação de NOT, AND e OR. Vimos também as funções e portas lógicas básicas NAND, NOR, XOR e XNOR.

Agora após concluir este tópico, seremos capazes de:

• Dada uma equação lógica qualquer, obter o circuito com portas lógicas que realiza a equação.
• Dado um circuito qualquer com portas lógicas, obter a equação correspondente.
• Dada uma equação lógica ou circuito com portas lógicas, obter a tabela verdade.
• Elaborar diagramas de tempo para circuitos combinacionais.

1: Equação → Circuito

Para a obtenção do circuito a partir da equação é necessário lembrar da ordem de prioridade das operações: Parênteses, Lógica E, Lógica OU.

Na figura ao lado temos exemplos usando apenas portas de duas entradas.

Notamos que dada uma equação lógica qualquer, podemos obter o circuito com portas lógicas que realiza a equação.

2: Circuito → Equação

Para a obtenção da equação a partir do circuito, inicia-se a análise próximo às entradas e escreve-se a equação de saída de cada porta lógica, até obter a equação de saída no final do circuito.

Os parênteses nas equações intermediárias, na saída de cada porta lógica, servem para garantir a prioridades corretas das operações na equação Final.

Observe que nos exemplos (a) e (c) há parênteses dispensáveis. Se vc ‘souber o que está fazendo’, pode suprimi-los já nas equações intermediárias.

3: Equação ou Circuito → Tabela Verdade

Lembre que é a tabela verdade quem descreve o todo o funcionamento lógico de um circuito digital combinacional, ou todo o comportamento de uma equação lógica. Assim, a tabela verdade deve contemplar todas as possibilidades de entrada do circuito/equação e cada saída correspondente. As entradas devem ser organizadas na forma de uma contagem binária crescente. Uma tabela verdade de um circuito/equação de três variáveis, por exemplo, possui oito linhas, pois este é o número de combinações possíveis dos estados (apenas dois: 0 ou 1) das 3 variáveis. Matematicamente: a tabela verdade de uma função lógica de 2N  variáveis tem  linhas (23 = 8).

No método mais simples para construir a Tabela Verdade, devemos decompor a equação em operações menores e obter as saídas de cada operação menor em colunas auxiliares, até obter a saída final. Caso seja dado o circuito e não a equação, obter a equação correspondente e então aplicar o método, como mostrado na figura acima.

Diagramas de tempo

Para a especificação e análise temporal de circuitos digitais são utilizados diagramas de tempo com formas de onda. Como os sinais digitais válidos apresentam apenas os valores lógicos baixo (Low) e alto (High) (bits ‘0’ e ‘1’ respectivamente), uma forma de onda digital pode ser representada como no exemplo a seguir, que apresenta um diagrama de tempo para um circuito com duas portas inversoras. Esta é uma representação simplificada, ou ideal, já que não são considerados os tempos de subida (transição L→H) e de descida (transição H→L) dos sinais, assim como os atrasos de propagação das portas. Por isso, este tipo de representação é chamada de diagrama funcional.

Equação, Circuito, Tabela Verdade e Mapa de Karnaugh está disponível em: 25_01_04 Equação, Circuito, Tabela Verdade e Mapa de Karnaugh  SRG. 

© Direitos de autor. 2021: Gomes; Sinésio Raimundo. Última atualização: 01/04/2021 

Aula 14 - Circuitos integrados lógicos CMOS série 4000

A RCA Semiconductor desenvolveu uma família lógica com tecnologia C-MOS, que ficou conhecida como 4000-Series ou 4000-Family. Ela é caracterizada por consumo de energia muito baixo e uma ampla faixa de tensões operacionais.

A série C-MOS 4000 opera com uma tensão de alimentação de 3 V a 15 V. Isso os torna particularmente interessantes para seus experimentos, pois você não precisa de regulação de tensão. A tensão de 9 V de uma bateria é boa o suficiente.

Mas como a Série 4000 reconhece os sinais para um "0" ou "1" lógico ? Para isso, você deve aderir a certas faixas de voltagem ...

• "0" : Tensão de entrada < 20% da tensão de alimentação.
• "1" : Tensão de entrada > 80% da tensão de alimentação.

Na região entre 20% e 80% , você não pode prever a resposta do circuito. Essa área você tem que evitar o tempo todo.

Características gerais dos CIs CMOS da série 4000

1. Alimentação: 3 a 15 V, pequenas flutuações são toleradas.
2. As entradas têm impedância (resistência) muito alta, o que é bom porque significa que elas não afetarão a parte do circuito onde estão conectadas. No entanto, isso também significa que entradas não conectadas podem facilmente captar ruído elétrico e mudar rapidamente entre estados alto e baixo de forma imprevisível. Isso provavelmente fará com que o CI se comporte de forma errática e aumentará significativamente a corrente de alimentação. Para evitar problemas, todas as entradas não utilizadas DEVEM ser conectadas à alimentação (+Vs ou 0V) , isso se aplica mesmo se essa parte do CI não estiver sendo usada no circuito!
3. As saídas podem drenar e fornecer apenas cerca de 1 mA se você desejar manter a tensão de saída correta para acionar entradas CMOS. Se não houver necessidade de acionar nenhuma entrada, a corrente máxima é de cerca de 5 mA com uma alimentação de 6 V, ou 10 mA com uma alimentação de 9 V (apenas o suficiente para acender um LED). Para alternar correntes maiores, você pode conectar um transistor .
4. Fan-out: uma saída pode acionar até 50 entradas.
5. Tempo de propagação do gate : normalmente, 30 ns para um sinal viajar através de um gate com uma alimentação de 9 V; leva mais tempo em tensões de alimentação mais baixas.
6. Frequência : até 1 MHz, acima disso a série 74 é uma escolha melhor.
7. O consumo de energia (do próprio CI) é muito baixo, alguns µW. É muito maior em altas frequências, alguns mW a 1MHz, por exemplo.

Circuitos integrados lógicos CMOS série 4000

Há muitos CIs na série 4000 e esta página cobre apenas uma seleção, concentrando-se nas portas lógicas, contadores , decodificadores e drivers de aplicações úteis. Para cada CI, há um diagrama mostrando o arranjo dos pinos e breves notas explicam a função dos pinos quando necessário. As notas também explicam se as propriedades do CI diferem substancialmente das características padrão.

• 4081 - AND - quatro portas lógicas (E) de duas entradas.
• 4077 - XNOR - quatro portas lógicas (Não-OU-Exclusivo) de duas entradas.
• 4071 - OR - quatro portas lógicas (OU) de duas entradas.
• 4070 - XOR - quatro portas lógicas (OU-Exclusivo) de duas entradas.
• 4050 - YES - seis portas lógicas (Buffers) de uma entradas.
• 4049 - NOT - seis portas lógicas (Inversora) de uma entradas.
• 4011 - NAND - quatro portas lógicas (Não-E) de duas entradas.
• 4001 - NOR - quatro portas lógicas (Não-OU) de duas entradas.

Portas lógicas estão disponíveis em CIs (chips) que geralmente contêm várias portas do mesmo tipo, por exemplo: Quatro portas lógicas de 2 entradas.

• CI 4001 contém quatro portas NOR de 2 entradas. 

O circuito integrado 4001 consiste em 4 portas NOR de duas entradas. A velocidade máxima de operação depende da tensão de alimentação e está em torno de 10 MHz. Na figura abaixo temos a sua pinagem e a tabela verdade. Baixe no site o datasheet desse componente para obter mais informações.

Porta NOR: NOR = N ot OR . Esta é uma porta OR com a saída invertida, como mostrado pelo 'o' no símbolo output. Uma porta NOR pode ter duas ou mais entradas, sua saída é verdadeira se nenhuma entrada for verdadeira. A saída Q é verdadeira se as entradas NOT A OR B forem verdadeiras: Q = NOT (A OR B).

No link a seguir há a folha de dados do circuito integrado NOR C-Mos Gate CD4001B, CD4002B,CD4025B: 24_01_01 NOR_GATE-SRG .

• CI 4011 contém quatro portas NAND de 2 entradas. 

O circuito integrado CMOS 4011 consiste em 4 portas NAND de duas entradas, as quais podem ser usadas de forma independente, mas com alimentação comum de 5 a 15 V. A velocidade máxima destas portas depende da alimentação mas está em torno de 10 MHz. Na figura abaixo temos a pinagem do 4011 e tabela verdade para uma das portas. Interligando-se as duas entradas podemos usar cada porta como um inversor.

Porta NAND: Esta é uma porta AND com a saída invertida, como mostrado pelo 'o' no símbolo de saída. Uma porta NAND pode ter duas ou mais entradas, sua saída é verdadeira se NÃO todas as entradas forem verdadeiras. A saída Q é verdadeira se a entrada A e a entrada B NÃO forem ambas verdadeiras: Q = NOT (A AND B).

No link a seguir há a folha de dados do circuito integrado NAND C-Mos Gate CD4011B, CD4012B,CD4023B: 24_01_02 NAND_GATE-SRG .

• CI 4070 contém quatro portas EX-OR de 2 entradas. 

O circuito integrado CMOS 4070 consiste em quatro portas Exclusive OR ou Ou-Exclusivo. Essas portas podem ser utilizadas de forma independente com alimentação comum de 5 a 15 V. Na figura abaixo temos a pinagem deste circuito integrado que é encontrado em invólucro DIL de 14 pinos.

Porta EX-OR: EX-clusive-OR . Isto é como uma porta OR , mas excluindo ambas as entradas sendo verdadeiras. A saída é verdadeira se as entradas A e B forem DIFERENTES. Portas EX-OR podem ter apenas 2 entradas. A saída Q é verdadeira se qualquer entrada A for verdadeira OU a entrada B for verdadeira, mas não quando ambas forem verdadeiras : Q = (A AND NOT B) OR (B AND NOT A).

No link a seguir há a folha de dados do circuito integrado EX-OR C-Mos Gate CD4070B: 24_01_03 EX-OR_GATE-SRG .

• CI 4071 contém quatro portas OR de 2 entradas. 

O circuito integrado CMOS 4071 consiste em quatro portas OR ou Ou. Essas portas podem ser utilizadas de forma independente com alimentação comum de 5 a 15 V. Na figura abaixo temos a pinagem deste circuito integrado que é encontrado em invólucro DIL de 14 pinos.

Porta OU - Uma porta OR pode ter duas ou mais entradas, sua saída é verdadeira se pelo menos uma entrada for verdadeira. A saída Q é verdadeira se a entrada A OU a entrada B for verdadeira (ou ambas forem verdadeiras): Q = A OU B.

No link a seguir há a folha de dados do circuito integrado OR C-Mos Gate CD4071B: 24_01_04 OR_GATE-SRG .

• CI 4077 contém quatro portas EX-NOR de 2 entradas. 

O circuito integrado CMOS 4077 consiste em quatro portas Exclusive NOR ou Não-Ou-Exclusivo. Essas portas podem ser utilizadas de forma independente com alimentação comum de 5 a 15 V. Na figura abaixo temos a pinagem deste circuito integrado que é encontrado em invólucro DIL de 14 pinos.

Porta EX-NOR - EX-clusive-NOR . Esta é uma porta EX-OR com a saída invertida, como mostrado pelo 'o' na saída do símbolo. Portas EX-NOR podem ter apenas 2 entradas. A saída Q é verdadeira se as entradas A e B forem as MESMAS (ambas verdadeiras ou ambas falsas): Q = (A E B) OU (NÃO A E NÃO B).

No link a seguir há a folha de dados do circuito integrado XNOR C-Mos Gate CD4077B: 24_01_03 XNOR_GATE-SRG .

• CI 4081 contém quatro portas AND de 2 entradas. 

O circuito integrado CMOS 4081 consiste em quatro portas AND ou E. Essas portas podem ser utilizadas de forma independente com alimentação comum de 5 a 15 V. Na figura abaixo temos a pinagem deste circuito integrado que é encontrado em invólucro DIL de 14 pinos.

Porta AND - Uma porta AND pode ter duas ou mais entradas, sua saída é verdadeira se todas as entradas forem verdadeiras. A saída Q é verdadeira se a entrada A e a entrada B forem ambas verdadeiras: Q = A AND B.

No link a seguir há a folha de dados do circuito integrado AND C-Mos Gate CD4073B, CD4081B, CD4082B: 24_01_05 AND_GATE-SRG .

• CI 4049 contém seis portas NOT de 1 entrada. 

O circuito integrado CMOS 4049 é formado por seis portas NOT (inversores), com a pinagem do invólucro DIL de 14 pinos.

Porta NOT: Uma porta NOT pode ter apenas uma entrada e a saída é o inverso da entrada. Uma porta NOT também é chamada de inversor. A saída Q é verdadeira quando a entrada A NÃO é verdadeira: Q = NÃO A.

No link a seguir há a folha de dados do circuito integrado NOT C-Mos Gate CD4049: 24_01_06 NOT_GATE-SRG .

• CI 4050 contém seis portas YES de 1 entrada. 

Buffers (YES) digitais podem ser considerados como portas Idempotentes aplicando a Lei Idempotente de Boole porque quando uma entrada passa por esse dispositivo seu valor não é alterado. Então, o buffer digital é um dispositivo “não inversor” e, nos dará a expressão Booleana de:   Q = A .

Buffers: Podemos então definir a operação lógica de um único buffer digital de entrada como sendo: “Q é verdadeiro somente quando A é verdadeiro”.

No link a seguir há a folha de dados do circuito integrado YES C-Mos Gate CD4050: 24_01_07 YES_GATE-SRG .

Existem várias famílias de CIs lógicos e eles podem ser divididos em dois grupos: a série 4000 e a série 74. As famílias 4000 e 74HC são as melhores para projetos alimentados por bateria porque elas funcionam com uma boa variedade de tensões de alimentação e usam muito pouca energia. No entanto, se você estiver usando-as para projetar circuitos e investigar portas lógicas, lembre-se de que todas as entradas não utilizadas DEVEM ser conectadas à fonte de alimentação (+Vs ou 0V) , isso se aplica mesmo se essa parte do CI não estiver sendo usada no circuito!

Família CMOS (complementary metal-oxidesemiconductor)

Em geral, a série CMOS normal (série 4000) tem velocidade menor que a dos TTLs, e a série H-CMOS apresenta velocidade equivalente à da série TTL normal.

• A tensão de alimentação da série 4000 e 74C é de 3 V a 15 V e faixa de
• temperatura de –40 a +85 oC.
• 4000/14000 (foram as primeiras séries da família CMOS)
• 74C (compatível, pino a pino e função por função, com os dispositivos TTL)
• 74HC (CMOS de Alta Velocidade)
• 74HCT (os dispositivos 74HCT - CMOS de Alta Velocidade - podem ser alimentados directamente por saídas de dispositivos TTL)
• Faixa de alimentação que se estende de 3V a 15V ou 18V, dependendo do modelo.

A família CMOS possui também, uma determinada faixa de tensão para representar os níveis lógicos de entrada e de saída, porém estes valores dependem da tensão de alimentação e da temperatura ambiente.

Circuitos integrados lógicos CMOS série 4000 está disponível em: 25_01_03 Circuitos integrados lógicos CMOS série 4000 SRG. 

© Direitos de autor. 2023: Gomes; Sinésio Raimundo. Última atualização: 15/05/2023